



数电实验

数字逻辑电路实验

- 实验三 门电路组合逻辑

李红艳



yanhongli523@seu.edu.cn



东南大学电工电子实验中心

预习报告存在的问题

- ◆ 未按要求只使用 **与非门** 芯片设计电路
- ◆ 只设计8421BCD码电路，**未设计4位二进制电路**
- ◆ 原理图**未标注芯片号及管脚号**
- ◆ **无硬件连接图** 和 **电路验证方案**




实验目的

- 掌握小规模组合逻辑的工程设计方法
- 掌握实验板电源、逻辑开关和LED电平指示的用法
- 学习基本的数字电路的故障检查和排除方法






数字逻辑电路实验流程



组合逻辑电路设计

- ◆ 若一个逻辑电路在任何时刻的输出稳定信号仅取决于该时刻的输入信号，而与过去的输入信号无关，或者与输入信号作用前的电路状态无关，则该逻辑电路称为组合逻辑电路。
- ◆ 门电路组合逻辑用小规模集成器件（门电路）设计电路
- ◆ 电路设计要求
 - 能完成要求的逻辑功能
 - 电路所用的器件种类最少、器件数最少、器件之间的连线也最少




东南大学电工电子实验中心 组合逻辑电路的框图



实验内容：数值判别电路（第8周验收）

- ◆设计一个数值判别电路，接收一位8421BCD码 $B_3B_2B_1B_0$ ，仅当 $2 < B_3B_2B_1B_0 < 7$ 时输出Y为1
- ◆设计一个数值判别电路，接收4位二进制数 $B_3B_2B_1B_0$ ，仅当 $2 < B_3B_2B_1B_0 < 7$ 时输出Y为1
- ◆要求：只允许用与非门设计电路，器件最少，连线尽量少

组合逻辑电路设计



逻辑抽象：

- 1) 对问题的因果关系进行分析，确定输入变量和输出变量
- 2) 定义逻辑状态的含义（赋值）



电路设计—1、逻辑抽象

◆ 输入、输出信号编码：

- 输入信号：8421BCD码定义为 $B_3B_2B_1B_0$
4位二进制也码定义为 $B_3B_2B_1B_0$
- 输出信号： Y

◆ 逻辑状态的含义：

- 当 $2 < B_3B_2B_1B_0 < 7$ 时，输出 Y 为1；否则 Y 为0

电

十进制	8421 BCD	4位二进制
0	0000	0000
1	0001	0001
2	0010	0010
3	0011	0011
4	0100	0100
5	0101	0101
6	0110	0110
7	0111	0111
8	1000	1000
9	1001	1001
10	—	1010
11	—	1011
12	—	1100
13	—	1101
14	—	1110
15	—	1111

8421BCD码的
 10~15为无关项X,
 在卡诺图中可为0,
 也可为1

电路设计—2、列真值表

$2 < B_3B_2B_1B_0 < 7$ 时，输出Y为1

8421BCD码

B ₃	B ₂	B ₁	B ₀	Y	B ₃	B ₂	B ₁	B ₀	Y
0	0	0	0	0	1	0	0	0	0
0	0	0	1	0	1	0	0	1	0
0	0	1	0	0	1	0	1	0	X
0	0	1	1	1	1	0	1	1	X
0	1	0	0	1	1	1	0	0	X
0	1	0	1	1	1	1	0	1	X
0	1	1	0	1	1	1	1	0	X
0	1	1	1	0	1	1	1	1	X

4位 二进制码

B ₃	B ₂	B ₁	B ₀	Y	B ₃	B ₂	B ₁	B ₀	Y
0	0	0	0	0	1	0	0	0	0
0	0	0	1	0	1	0	0	1	0
0	0	1	0	0	1	0	1	0	0
0	0	1	1	1	1	0	1	1	0
0	1	0	0	1	1	1	0	0	0
0	1	0	1	1	1	1	0	1	0
0	1	1	0	1	1	1	1	0	0
0	1	1	1	0	1	1	1	1	0


电路设计—3、逻辑化简（卡诺图、表达式）

8421BCD码


B_1B_0		B_3B_2			
		00	01	11	10
B_3B_2	00	0	0	1	0
	01	1	1	0	1
	11	X	X	X	X
	10	0	0	X	X

列出逻辑表达式，并化简为与非表达式

$$B_2\overline{B_1} + B_2\overline{B_0} + \overline{B_2}B_1B_0$$



$$B_2\overline{B_1}B_0 + \overline{B_2}B_1B_0$$



$$\overline{\overline{B_2\overline{B_1}B_0}} \cdot \overline{\overline{\overline{B_2}B_1B_0}}$$

8421BCD码的10~15为无关项X，在卡诺图中可为0，也可为1


电路设计—3、逻辑化简（卡诺图、表达式）

4位 二进制码


		B_1B_0			
		00	01	11	10
B_3B_2	00	0	0	1	0
	01	1	1	0	1
	11	0	0	0	0
	10	0	0	0	0

化简为与非表达式

$$\overline{B_3}B_2\overline{B_1} + \overline{B_3}B_2\overline{B_0} + \overline{B_3}B_2B_1B_0$$



$$\overline{B_3}B_2\overline{B_1}B_0 + \overline{B_3}\overline{B_2}B_1B_0$$



$$\overline{\overline{B_3}B_2\overline{B_1}B_0} \cdot \overline{\overline{B_3}\overline{B_2}B_1B_0}$$

电路设计—4、根据器件，画出电路原理图

◆ 电路原理图，例：8421BCD码：

- 3个2输入与非门
- 1个非门
- 1个3输入与非门

$$\overline{\overline{B_2 B_1 B_0}} \cdot \overline{\overline{B_2 B_1 B_0}}$$


◆ 用与非门代替非门，减少器件

- 用7400空余的与非门代替非门

要求：只允许用与非门设计电路，器件最少，连线尽量少

输入脚短接

空脚置“1”




电路设计—4、画出电路原理图

◆ 电路原理图

- 7400 – 四2输入与非门1片
- 7420 – 二4输入与非门1片

$$\overline{\overline{B_2 B_1 B_0}} \cdot \overline{\overline{B_2 B_1 B_0}}$$



8421BCD码

电路设计—4、根据器件，画出电路原理图

◆2023~2024 “数字逻辑电路实验 C” 元件清单

型号	功能	数量	可替代型号
74HC00	四 2 输入与非门	4 只	74HCT00
74HC04	6 反相器	1 只	74HCT04
74HC20	二 4 输入与非门	3 只	74HCT20
74HC74	双 D 触发器	2 只	74HCT74
74HC86	四 2 输入异或门	1 只	74HCT86
74HC138	3 线 8 线译码器	1 只	74HCT138
74HC151	8 选 1 数据选择器	2 只	74HCT151
74HC161	4 位二进制计数器	4 只	74HCT161

小规模集成电路
(门电路)

中规模集成电路
MSI



电路设计—74HC00数据手册

SN54HC00, SN74HC00
QUADRUPLE 2-INPUT POSITIVE-NAND GATES
SCLS181B – DECEMBER 1982 – REVISED MAY 1997

- Package Options Include Plastic Small-Outline (D), Thin Shrink Small-Outline (PW), and Ceramic Flat (W) Packages, Ceramic Chip Carriers (FK), and Standard Plastic (N) and Ceramic (J) 300-mil DIPs

description

These devices contain four independent 2-input NAND gates. They perform the Boolean function $Y = A \bullet B$ or $Y = A + B$ in positive logic.

The SN54HC00 is characterized for operation over the full military temperature range of -55°C to 125°C . The SN74HC00 is characterized for operation from -40°C to 85°C .

FUNCTION TABLE
(each gate)


INPUTS		OUTPUT
A	B	Y
H	H	L
L	X	H
X	L	H

logic symbol

SN54HC00 ... J OR W PACKAGE
SN74HC00 ... D, N, OR PW PACKAGE
 (TOP VIEW)

SN54HC00 ... FK PACKAGE
 (TOP VIEW)

NC – No internal connection



FUNCTION TABLE
(each gate)

INPUTS		OUTPUT
A	B	Y
H	H	L
L	X	H
X	L	H



电路设计—74HC20数据手册

SN54HC20, SN74HC20

DUAL 4-INPUT POSITIVE-NAND GATES

SCLS086D – DECEMBER 1982 – REVISED FEBRUARY 2000

- Package Options Include Plastic Small-Outline (D), Shrink Small-Outline (DB), Thin Shrink Small-Outline (PW), and Ceramic Flat (W) Packages, Ceramic Chip Carriers (FK), and Standard Plastic (N) and Ceramic (J) DIPs

description

The 'HC20 devices contain two independent 4-input NAND gates. They perform the Boolean function $Y = \overline{A \cdot B \cdot C \cdot D}$ or $Y = \overline{A} + \overline{B} + \overline{C} + \overline{D}$ in positive logic.

The SN54HC20 is characterized for operation over the full military temperature range of -55°C to 125°C . The SN74HC20 is characterized for operation from -40°C to 85°C .

SN54HC20 ... J OR W PACKAGE
SN74HC20 ... D, DB, N, OR PW PACKAGE
(TOP VIEW)

SN54HC20 ... FK PACKAGE
(TOP VIEW)


NC – No internal connection

FUNCTION TABLE

(each gate)

INPUTS				OUTPUT
A	B	C	D	Y
H	H	H	H	L
L	X	X	X	H
X	L	X	X	H
X	X	L	X	H
X	X	X	L	H

logic symbol†




INPUTS				OUTPUT
A	B	C	D	Y
H	H	H	H	L
L	X	X	X	H
X	L	X	X	H
X	X	L	X	H
X	X	X	L	H


电路设计—5、标注管脚的电路原理图和硬件连接图

◆例：


实验电路原理图



标注管脚的电路原理图






硬件连接图



电路设计—5、标注管脚的电路原理图和硬件连接图

- ◆ 根据器件手册，基于有利连线原则选定管脚
- ◆ 在原理图上加上文字说明及管脚标号
- ◆ 四输入与非门空脚不能悬空






电路设计—6、测试方案


A	B	C	D	Y	测试结果	A	B	C	D	Y	测试结果
0	0	0	0	1		1	0	0	0	1	
0	0	0	1	1		1	0	0	1	1	
0	0	1	0	1		1	0	1	0	0	
0	0	1	1	0		1	0	1	1	0	
0	1	0	0	1		1	1	0	0	1	
0	1	0	1	1		1	1	0	1	1	
0	1	1	0	1		1	1	1	0	0	
0	1	1	1	0		1	1	1	1	0	

电路搭接—电路布局与布线

- ◆ 芯片插入方式：缺口向左，跨面包板的凹槽插入
- ◆ 芯片间间距合适
- ◆ 90°往下，均匀用力接入面包板，确保接触良好
- ◆ 芯片电源和地连接方式：就近




芯片90°垂直
往下接入面包板




电路搭接—电路布局与布线

- ◆ 导线应在集成电路周围走线
- ◆ 避免在集成块上方悬空跨过
- ◆ 避免导线之间的互相交叉重叠
- ◆ 不要过多地遮盖其他插孔
- ◆ 所有走线尽可能贴近面包板表面
- ◆ 合理布线，且导线尽可能短些
- ◆ 可以用不同颜色的线进行区分




电路搭接—电路布局与布线

- ◆ 电路结构不清晰，出现问题不易查
- ◆ 需要更换芯片时，易破坏电路




电路搭接—电路布局与布线



- ◆ 布电源线
- ◆ 布地线
- ◆ 布固定电平线
- ◆ 布信号线
- ◆ 连接外设



74HC00




74HC20



电路搭接—电路搭接示例8421BCD码

输入B2B1B0 分别接至
SW2、SW1、SW0；根
据SW2~0的上拨和下拨
改变输入的值

输出Y接至 LED12), 灯亮
表示输出逻辑高电平, 灯
灭表示低电平





多线段拼搭, 美观清晰,
但节点多, 如遇问题定
位复杂度高

一根长线直连, 布局合
理的前提下, 不影响美
观, 出问题方便定位

电路搭接—注意事项


- ◆ 集成电路的供电电压是5V,一定要接到电路里, 并供给芯片
- ◆ 搭接电路、更换器件或改变连线时一定要关闭电源
- ◆ 注意74HC20的管脚分布, 3脚和11脚是空管脚
- ◆ 所有用到的门中, 未使用的输入管脚一定要做处理
- ◆ 每个输出管脚不能和其他输出管脚短接, 也不能接高电平或低电平



数字逻辑电路实验流程

课外

课内



- ◆ 1 输入、输出信号编码及状态解析
- ◆ 2 列出真值表：
- ◆ 3 逻辑化简（卡诺图、表达式）
- ◆ 4 逻辑电路图（电路原理图）
- ◆ 5 选定器件，标注管脚，画硬件连接图
- ◆ 6 电路验证方案

- ◆ 1 通电前检查
- ◆ 2 通电验证
- ◆ 3 故障调试
- ◆ 4 故障举例

→硬件搭接

1、通电前检查

- ◆集成芯片是否选择正确，方向是否插对，引脚有无折弯、互碰情况
- ◆集成电路多余输入端处理是否正确，是否有两个以上输出端错误地连在一起
- ◆检查是否有不允许悬空的输入端
- ◆布线是否合理，是否有相碰短路现象
- ◆电源线与地线在内的连线是否有漏线与错线
- ◆用万用表的电阻档，测量实验电路的电源端与地线端之间的电阻值，排除电源与地线的短路现象
- ◆用万用表的“直流电压挡”测量电源输出电压是否为所需值

2、通电验证


- ◆ 接通电源，根据真值表，按顺序，拨动逻辑电平开关，改变输入值从“0000”到“1111”，观察输出LED指示，LED灭则输出“0”，LED亮则输出“1”。记录

A	B	C	D	Y	测试结果	A	B	C	D	Y	测试结果
0	0	0	0	1		1	0	0	0	1	
0	0	0	1	1		1	0	0	1	1	
0	0	1	0	1		1	0	1	0	0	
0	0	1	1	0		1	0	1	1	0	
0	1	0	0	1		1	1	0	0	1	
0	1	0	1	1		1	1	0	1	1	
0	1	1	0	1		1	1	1	0	0	
0	1	1	1	0		1	1	1	1	0	


3、故障调试

- ◆ 数电板供电，并将数电板的5V电源供给实验电路
- ◆ 万用表直流电压档测量集成芯片电源端和地线两引脚之间的电压，确保每个芯片都正确供电

正确



错误



一定要注意尽量直接测量集成电路的管脚上的电压


3、故障调试

◆用万用表检测

- 从输出端往输入端检查，根据输出逻辑状态，查看对应输入端状态是否正确
- 从输入端往输出端检查，根据输入逻辑状态，查看对应输出是否正确


◆用指示灯检查中间变量

有些时候虽然指示灯会亮，但实际电平达不到高电平值要求（灯会比较暗），所以一般推荐用万用表检测



3、故障调试

- ◆量芯片电压
- ◆量芯片使能端
- ◆检查数据端
- ◆量其他




参考教学计划上故障检查示例

4、故障举例

故障现象:

- 将输入逻辑开关“ABCD”置在“0011”状态, 根据真值表, 输出应为“0”, 即逻辑电平指示灯应该灭
- 实际输出逻辑电平指示灯是亮, 电路存在故障
- 用万用表从后向前测各点的电平并与理论值比较



4、故障举例

◆ 1) 最后一级2输入与非门 (U1-3)

— 理论分析


- U1-3 输出 8脚应为 “0”；输入9、10脚应为 “1”

— 万用表实测

- U1-3 9脚对地电压，约为5V，等效逻辑 “1”，9脚信号正确
- U1-3 10脚对地电压，约为0V，等效逻辑 “0”，信号错误

— 结论

- 因为U1-3 10脚连接到4输入与非门输出 (U2-1 6脚)，排查U2-1



4、故障举例

◆ 2) 排查 4 输入与非门 U2-1

— 理论分析


- 如 U2-1 6 脚为 “1”，则 U2-6 脚和 U1-10 之间的连线有问题
- 如 U2-1 6 脚为 “0”，则需检查 U2-1 的 4 个输入信号
- 根据原理图，U2-1 1、2、5 脚都应为 “1”，4 脚应为 “0”

— 万用表实测

- U2-1 1、2、5 脚对地电压，约为 5V，等效逻辑 “1”，1、2、5 脚信号正常
- U2-1 4 脚对地电压，约为 0~1 V，等效逻辑 “X”，信号错误

— 结论

- 因为 U2-1 4 脚信号连接到 2 输入与非门输出(U1-4 11 脚)，需排查 U1-4



4、故障举例

◆ 3) 排查 2 输入与非门 U1-4

— 理论分析


- 如 U1-4 11 脚为 “0”，则 U1-4 11 脚和 U2-1 4 脚之间的连线有问题
- 如 U1-4 11 脚为 “1”，则需检查 U1-4 的 2 个输入信号

— 万用表实测


- U1-4 11 脚对地电压，约为 0V，等效逻辑 “0”，信号正常

— 结论

- U1-4 11 脚和 U2-1 4 脚之间的连线有问题



4、故障举例



选做实验： 数字密码锁

- ◆ 设计一个保险箱的数字密码锁，该锁有4 位密码输入端， A_0 、 A_1 ， A_2 ， A_3 和一个开箱钥匙信号输入端 E ，当用钥匙开箱时（ $E=1$ ），如果输入密码=“1011”，保险箱被打开（ $Z_1=1$ ）；如果不符，电路将发生报警信号（ $Z_2=1$ ）。要求使用最少数量的与非门实现电路，检测并记录实验结果。

数字密码锁设计提示(选做)

使能	地 址				输出	
E	A4	A3	A2	A1	Z1	Z2
0	X	X	X	X	0	0
1	1	1	0	1	1	0
1	其他组合				0	1

$$Y = A_4 A_3 \overline{A_2} A_1 = \overline{\overline{A_4 A_3 \overline{A_2} A_1}}$$

$$Z_1 = E \cdot Y = ?$$

$$Z_2 = E \cdot \bar{Y} = ?$$

电路验收

◆数值判别电路（必做）：8421BCD码和4位二进制码输入相同，输出指示灯不同，两个电路同时验收：

- 输入信号：8421BCD码定义为 $B_3B_2B_1B_0$ ，4位二进制也码定义为 $B_3B_2B_1B_0$
- 输出信号： Y

8421BCD码和4位二进制的输出接到两个不同的指示灯

◆保险箱数字密码锁（选做）



下节课注意事项

◆完成实验四内容1 “3 位二进制原码转补码电路” 电路预搭接

- 三种方案实现：门电路、74151+门电路、74138+门电路
- 设计方案
- 原理图（可手绘、Multisim或draw.io绘制）
- 硬件连接示意图（非必须）
- 整理成预习报告提交到QQ作业上
- 在进实验室前完成搭接

◆课前提交实验四内容1的预习报告

提醒：内容1
应有三个电路



Thank you!